5 月 7 日消息，思科 Cisco 當(dāng)?shù)貢r(shí)間 6 日宣布推出其量子網(wǎng)絡(luò)糾纏芯片原型，同日其量子實(shí)驗(yàn)室也于美國(guó)加利福尼亞州圣莫尼卡正式開業(yè)。

　　思科表示，目前的量子處理器所擁有的量子比特規(guī)模僅在三位數(shù)量級(jí)，而最積極的路線圖也僅給出了到 2030 年實(shí)現(xiàn)四位數(shù)量子比特的展望，這與應(yīng)用程序所需的數(shù)百萬(wàn)個(gè)量子比特間尚有一條鴻溝。

　　傳統(tǒng)計(jì)算此前也曾面臨過類似的問題，最終是通過網(wǎng)絡(luò)基礎(chǔ)設(shè)施將大量小型節(jié)點(diǎn)連接為一個(gè)分布式系統(tǒng)的方案取得了成功，而不是一臺(tái)足夠大規(guī)模的單體計(jì)算機(jī)。

　　思科認(rèn)為量子計(jì)算也將遵循這一前例，大批量的量子處理器通過專用量子網(wǎng)絡(luò)互聯(lián)實(shí)現(xiàn)橫向擴(kuò)展將成為量子計(jì)算走向?qū)嶋H應(yīng)用的必然選擇。

　　思科的量子網(wǎng)絡(luò)糾纏芯片原型由該企業(yè)同加州大學(xué)圣巴巴拉分校合作開發(fā)，通過一對(duì)糾纏光子間的量子隱形傳態(tài)實(shí)現(xiàn)超高速連接。

　　該芯片利用了硅基 III-V 半導(dǎo)體波導(dǎo)中的自發(fā)四波混頻效應(yīng)，可在室溫下作為小型化 PIC（IT之家注：光子集成電路）運(yùn)行。此外其具備高達(dá) 99% 的保真度同時(shí)功耗低于 1mW，使用標(biāo)準(zhǔn) 1550nm 電信波長(zhǎng)，能與現(xiàn)有光纖基礎(chǔ)設(shè)施配合使用。

　　思科表示這一量子網(wǎng)絡(luò)糾纏芯片原型在每個(gè)通道上每秒可產(chǎn)生超過 100 萬(wàn)對(duì)可用的糾纏光子，全芯片的糾纏光子產(chǎn)生速率則可達(dá) 2 億對(duì)。